-
بررسی طراحی دیجیتال در تکنولوژی زیر میکرون
-
- تاریخ انتشار 1397/10/11
- تعداد صفحات 9
- زبان مقاله فارسی
- حجم فایل 438 کیلو بایت
- تعداد مشاهده چکیده 249
- قیمت 29,000 تومان
- تخفیف 0 تومان
- قیمت با احتساب تخفیف: 29,000 تومان
- قیمت برای کاربران عضو سایت: 23,200 تومان
- محل انتشار دومین همایش ملی پژوهش های مهندسی رایانه
-
نویسندگان مقاله
- زهرا کهراری کارشناس ارشد،مهندسی معماری کامپیوتر،دانشگاه آزاد اشتیان
- غلامرضا کریمی دانشکده فنی ومهندسی،گروه مهندسی برق،دانشگاه رازی کرمانشاه
-
چکیده مقاله
از زمان ارائه اولین سری از مدارهای مجتمع (سال 1960) تکنولوژی CMOS با شدت زیادی در حال کاهش است. سال 1975،مورپیش بینی کردکه تعداد ترانزیستورها در اینچ مربع، در هر 18 ماه دو برابر می شود. با ارائه هر اندازه تکنولوژی جدیدی، ابعادترانزیستورها در حال کاهش است. کاهش ابعاد تاثیر مستقیم در کاهش توان مصرفی پویا و افزایش سرعت مدار دارد. این تاثیر ازکاهش اندازه خازنها ناشی میشود.اما از طرفی کاهش مقیاس مدارهای و اندازه تکنولوژی موجب شده است تا توان نشتی بهعنوان بخش مهمی از مجموع توان مصرفی درتراشهها مطرح گردد.کاهش اندازه تکنولوژی به مقیاس 60 نانومتر باعث شد تا تواننشتی 54 درصد کل توان مصرفی را شامل شود.
-
کلید واژه
جمع کننده/زیر میکرون/توان مصرفی/تحمل پذیری خطا/
-
راهنمای خرید و دانلود
- اگر در مجموعه Confpaper عضو نیستید، به راحتی می توانید از طریق دکمه زیر اصل این مقاله را خریداری نمایید .
- با عضویت در Confpaper می توانید اصل مقالات را با حداقل 20 درصد تخفیف دریافت نمایید .
- برای عضویت به صفحه ثبت نام مراجعه نمایید .
- در صورتی که عضو این پایگاه هستید،از قسمت بالای صفحه با نام کاربری خود وارد سایت شوید .
- لینک دانلود فایل خریداری شده به ایمیل شما ارسال میگردد .
نظرات کاربران
برای ارسال نظر، لطفا وارد حساب کاربری خود شوید.