Loading
0 رای
  • طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA

    • تاریخ انتشار 1397/10/10
    • تعداد صفحات 7
    • زبان مقاله فارسی
    • حجم فایل 820 کیلو بایت
    • تعداد مشاهده چکیده 237
    • قیمت 29,000 تومان
    • تخفیف 0 تومان
    • قیمت با احتساب تخفیف: 29,000 تومان
    • قیمت برای کاربران عضو سایت: 23,200 تومان
    • محل انتشار دومین همایش ملی پژوهش های مهندسی رایانه
  • نویسندگان مقاله
  • چکیده مقاله

    الگوریتم کوردیک بسیار مهم و کاربردی می باشد. با استفاده از الگوریتم کوردیک می توان توابع مثلثاتی، سیتوس، کسینوس وتوابع نمایی را بر روی آرایه گیت برنامه پذیر میدانی (FPGA) پیاده سازی کرد. همچنین الگوریتم کوردیک در پردازش سیگنال، پردازش تصویر و کنترل ربات ها کاربرد بسیار زیادی دارد. در این مقاله، الگوریتم کوردیک 16 بیتی را برای کاربردهای پیاده سازی توابع پایه ای (مثلثاتی، سینوسی، کیسنوسی) بر روی قطعه FPGA SPARTAN-6 Lower Power XC6SLX4L طراحی و پیاده سازی کرده ایم که فرکانس بدست آمده 754، 201 مگاهرتز می باشد و توان مصرفی 0.011 وات بدست است. توان مصرفی در طراحی هایی که به صورت سخت افزاری انجام می شودبسیار مهم می باشد و هر چه توان مصرفی کمتر باشد بهتر است. نتایج پیادهسازی نشان می دهد که فرکانس و توان مصرفی بدست آمده خوب می باشد.

  • کلید واژه

    الگوریتم کوردیک/FPGA، توان مصرفی/فرکانس سنتز/ توابع مثلثاتی

  • راهنمای خرید و دانلود
    • اگر در مجموعه Confpaper عضو نیستید، به راحتی می توانید از طریق دکمه زیر اصل این مقاله را خریداری نمایید .
    • با عضویت در Confpaper می توانید اصل مقالات را با حداقل 20 درصد تخفیف دریافت نمایید .
    • برای عضویت به صفحه ثبت نام مراجعه نمایید .
    • در صورتی که عضو این پایگاه هستید،از قسمت بالای صفحه با نام کاربری خود وارد سایت شوید .
    • لینک دانلود فایل خریداری شده به ایمیل شما ارسال میگردد .
نظرات کاربران

برای ارسال نظر، لطفا وارد حساب کاربری خود شوید.